• 活動對象：元件、製程、整合、產品工程師
• 聯絡人 Fax：03-5820303

★課程簡介

半導體製程不斷微縮，使系統單晶片(SoC)產品的研究和製造成為近年來最熱門的技術項目，也為積體電話設計帶來了許多新的挑戰。本課程以VLSI／SoC的實體設計自動化演算法為主軸，介紹VLSI／SoC設計流程、元件製程、佈局系統、電路分割、平面規劃與放置、全域與局部繞線、可製造性設計，以及應用在奈米製程時所面臨的挑戰及因應方式。藉由EDA實體設計自動化工具之核心演算法的介紹，培養學員EDA相關軟體開發的能力，及對時下EDA工具之認識與使用。



★招生對象：元件、製程、整合、產品工程師



★課程目標

1.瞭解當前VLSI/SoC Physical Design flow

2.瞭解EDA工具原理

3.瞭解奈米積體電路設計的挑戰及因應方式



★課程內容

1.VLSI/SoC Design flow

2.Introduction to Fabrication of VLSI Devices

3.Fundamentals of a Layout System

4.Partitioning

5.Placement and Floor planning

6.Global routing and Detailed routing

7.Nanometer technology trends and effects

8.Design for Manufacturability

9.Case Study

★講師─陳宏明

【現任】交通大學電子工程系 助理教授

【學經歷】德州大學資訊科學所博士、Intel 工程師

【專長】VLSI CAD、Algorithm Design and Analysis、Optimization



★課程時間：6月14日~8月16日，每週三18:30~21:30，共30小時

★地點：交通大學電資大樓301室(新竹市大學路1001號)

★課程定價：15,000元/人

優惠方式：5月30日以前報名，享優惠價13,500元/人

【通訊晶片系列課程】

6月8日~29日 ─ 低功率SoC之設計與高良率實務課程

6月9日 ─ MPEG標準系統設計之演算法訓練班

6月13日~8月15日 ─ VLSI製程與製程模擬實作訓練班

★報名事宜

　聯絡人：沈小姐（03-5912420

　客服專線：03-591-9333

　傳真號碼:03-5820303

　E-mail : [email protected]

　

★繳費方式

信用卡(線上報名)、ATM轉帳、郵局劃撥、銀行現場櫃檯匯款、即期支票或郵政匯票

註：詳細付款方式說明見http://college.itri.org.tw/OnlineView.aspx?ccid=1